产品 / 时钟链路
自带10MHz时钟,网口控制,SMA时钟输出接口。
ADF 4372
ENGINEERING REQUEST
围绕频段、带宽、接口、FPGA平台、算法链路和交付节奏,聚研会给出可落地的通信硬件设计方案。